EXTRACTED TRANSLATION OF

LAID-OPEN PUBLICATION OF PATENT APPLICATION

(11) Publication number:

S60(1985)-7488

(43) Date of publication of application:

16.01.1985

(51) Int. Cl. G09G 3/36; G02F 1/133; G09G 3/20

(21) Application number:

S58(1983)-116446

(71) Applicant:

K.K. Suwa Seikosha

(22) Date of filing:

28.06.1983

(72) Inventor:

Y. Shiobara

(54) METHOD OF DRIVING A DISPLAY PANEL

CLAIMS:

1. A method of driving a matrix display panel in which a plurality of matrices form a picture plane, comprising:

providing a display pause period in each matrix within a single frame period not to apply a voltage to a display element in the display pause period.

- 2. The method according to claim 1 wherein K matrices (K≥2) form the single picture plane and the display pause period in a single frame period of each matrix is approximately (K-1)/K of each single frame period.
- 3. The method according to claim 1 or 2 wherein the matrices forming one picture plane have a multi-matrices structure.

BRIEF DESCRIPTION OF DRAWINGS:

- Fig. 1 is a diagram showing the structure of a conventional double-matrix panel;
- Fig. 2 is a schematic view of a panel, used to explain the first embodiment of the invention;
- Fig. 3 is a diagram showing waveforms of voltages applied to a display element, used to explain the first embodiment of the invention;
 - Fig. 4 is a bock diagram of a circuit realizing the first embodiment;
- Fig. 5 is a schematic view of a panel, used to explain the second embodiment of the invention;
 - Fig. 6 is a diagram sowing waveforms of voltages applied to a display element, used to

explain the second embodiment of the invention;

Fig. 7 is a schematic view of a panel, used to explain the third embodiment of the invention; and

Fig. 8 is a diagram sowing waveforms of voltages applied to a display element, used to explain the third embodiment of the invention.

Numerals and Symbols used in the drawings:

tF	Frame period
V1 (-V1)	Voltage applied to a display element selected
V0 (-V0)	voltage applied to a display element non selected
1	Y electrode drive circuit of Matrix 1
2	X electrode drive circuit of Matrix 1
3	X electrode drive circuit of Matrix 2
4	Y electrode drive circuit of Matrix 2
5	Display-prohibiting signal generator circuit
6	Matrix 1 display-prohibiting signal generator circuit
7	Terminal supplied with an X electrode scan start signal
8	Terminal supplied with an X electrode scan signal
10	Scan end signal from Matrix 1
11	Inverter
12	Matrix 2 display-prohibiting signal

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭60-7488

f)Int. Cl.¹G 09 G 3/36G 02 F 1/133G 09 G 3/20

識別記号

1 2 9

庁内整理番号 7436-5C 7348-2H

8020-5C

砂公開 昭和60年(1985)1月16日

発明の数 1 審査請求 未請求

(全 5 頁)

砂表示パネルの駆動方法

@特

額 昭58-116446

20出

額 昭58(1983)6月28日

⑩発 明 者 内川芳郎

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑩発 明 者 塩原康弘

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

仍代 理 人 弁理士 最上務

EE AN 29

1 発明の名称 表示パネルの彫動方法

2. 特許請求の範囲

- (1) 複数のマトリクスによつて一動面が形成されるマトリクス表示パネルに於いて、1フレーム 期間内に前配各マトリクスに表示休止期間を設け、 該休止期間には表示案子に電圧が印加されない事 を特徴とする表示パネルの駆動方法。
- (2) K個(K≥2)のマトリクスにより、一面面を形成するとき、各マトリクスの1フレーム期間内に於ける表示体休止期間は1フレーム期間の概略(K−1)/Kである事を特徴とする特許調水の範囲銀一項配載の表示パネルの影動方法。
- (3) 一画面を形成する各マトリクスを多重マトリクス構造とする事を特徴とする特許課収の範囲 第1項及び第2項記載の表示パネルの駆動方法。

5. 発明の詳細な説明

本発明はマトリクス表示パネルの影動方法に関 するものである。

マトリクス表示パネルとは、マトリクス状化配候された電板群(以下行電極を×電極、列電極を ×電板と称する)と該××電板により選択表示される表示画案から構成され、文字やグラフ、又は 画像を表示するために用いられる。

例えば、液晶表示パネルの場合、N本のX電板とM本のY電板及びこれらの交点に位置する(N×M)例の液晶面素によつて構成される。 この時、
野油には、1つのX電極を選択し、その行の商素
にY電板からデータを審き込み彫動するマルチブ
レックス彫動が用いられ、1つの画素に対力のの対応を対して表別が出るが対応を対したなり、
通常のような表示パネルと影動方とでは、テレビ面像表示を行う場合が関係となる。

従来方法の第二は、表示パネルを分割し、その各々の分割マトリクスに同時に表示データを与えて 思動するものである。この方法は、テレビ 画像のような時系列表示データの表示には、リアルタイム表示ができずいわゆるフレームメモリ等を用

いる必要があり、そのため必要な回路が増加し、 装備が小型化できず、コスト高になるという欠点 を有する。

本発明は、このような欠点を解決するためになされたもので、駆動デューティ比を高め、コントラストの良いリアルタイム設示可能なマトリクス 表示パネルの駆動方法を提供するものである。

即ち本発明のマトリクス表示パネルの駆動方法は、表ポパネルを分割し、各分割マトリクスを順次駆動させて画像を表示させるものであるが、 この間、走査タイミングにない分割マトリクスの両素には 世上が印加されないように休止期間を設ける事によりデューティ比を向上させるものである。

以下、本発明を液晶表示パネルを例にとり実施 例を川いて詳述する。

第2図は、本発明の第1の実施例を説明するための、液晶表示パネルの構成を示したものである。 同図に於いて、表示パネルはマトリクス1及びマトリクス2に中央から分割され、マトリクス1は、 X11 ~ Xn1 のn本のX電極とY11~ Ym1 のm木の

Y電極、マトリクス2はX12~Xn2のn本のX電 極とY12~Ym,のn本のY電極から構成される。 さてとのように被晶裂示パネルを構成した時、1 フレーム期間 tp 化走査はマトリクス1の Xii ラ インからマトリクス2のXn:まで紛順次に行なわ れる。本実施例に於いては、フレーム期間の前半 マトリクス 1 を駆動して画面上半分を装示してい る期間は、マトリクス2のX電値群とY電値群に は同一質位を与えて所属する液晶画素には低圧が 印加されないようにし、Xn;ラインの走査が終了 した時、マトリクス2が画面の下半分を設示する ため歇勘を開始する。また、画面下半分を表示す るためマトリクス2が駆動中、マトリクス1に別 する液晶画素には低圧が印加されないようにする。 第3図にこの彫動方法を更に詳しく説明するため、 マトリクス1及び2に属するある液晶面密の、例 えば第2回の画素a、 b についての印加賀圧波形 を示す。第3図に於いて、画案&にはフレーム期 間trの後半量trには電圧が印加されず、画素 Dには、フレーム期間の前半寸 to には同様に包

圧が印加されない。この結果、a、 b には自身の 選択 # 圧 v1 (又は - v1)の他に (n - 1)本分 の非 選択 # 圧 v2 (又は - v3)が印加される # になり、その結果、a、 b それぞれの 駆動は 1 / n の テューティ 比で 行なわれる。 通常の 駆動法では 本 表示例の デューティ 比は 1 / 2n なので本 事 施 例による と 前述の 多 重 マトリクス 法では 門 盟 と なつた 電 極 線 が 表示 有 効 面 積 を 狭 める と い う 事 が なく、 又 リ アルタイム 表示 が 可能 で ある た め フレーム メモリ 等 の 付 加 回路 は 不 要 と なる。

部4図に本実施を実現するための回路のプロック図を示す。同図に於て、液晶マトリクヌパルは、面面上半分のマトリクス1が、 X 電極影動回路 2 の X11 ~ X m1 と Y 電極影動回路 1 の Y11 ~ Y m1 に、面面下半分のマトリクス 2 は、 X 電極影動回路 5 の X11 ~ X n1 と Y 電極影動回路 4 の Y12 ~ Y n1 に それぞれ接続されている。 X 電低は、 移順次走在電極、また Y 電極は同図には示してないが、 Y 電極影動回路 1、 4 に外部から加わる表示データー

により駆動される電極である。液晶マトリクスパ オルの X 電極走査開始信号が端子 7 に印加される とX電極風励回路2は、XII からXniまで端子8 に印加されるXQ標走査信号に応じて、順次追答 を開始する。この時端子りは、表示禁止借号発生 回路 5 に接続されており、 X 単極走査開始借号が 端子1に入力されるとマトリクス1秒示象止信号 6は、リセツトされ、液晶マトリクスパネルの面 面上半分のマトリクス1が駆動状態となる。一方、 マトリクス2表示菸止信号には、インパーター11 でマトリクス1嬰示禁止信号6に扱続されている 為、X價極壓動回路 3、 Y 氧極壓動回路 4 は参示 蔡止状態になり、 X12 ~ Xn2、 Y12 ~ Yn2 は、同 育位に保たれる。とうして×な低風動回路2が Xniの走査を終了すると、X低極脚助回路2は、 マトリクス1走査終了信号10を発生する。但号 10は表示禁止回路5とマトリクス2のX電板以 動回路 3 と Y 戦極駆動回路 4 に接続されている。 表示禁止回路5は、前配借号10を受け付けると、 前配信号6を禁止状態になるため、ス質優別動回

次に、銀5 内、銀6 内に本発明の銀2 の実施例を説明するための液晶を示パネルの構成と両素に 印かされる場圧波形を示す。 第5 内に於いて、 や示パネルは3 個のマトリクスに分割されている。 即ちマトリクス1 (1 = 1 ~ 3) は、 x;1 ~ x n 1 の n 本の x 関係及び Y;1 ~ Y m 1 の m 本の x 関係から構成されている。 第6 内は銀5 内に示した名マトリクスに属する画素 a、 b、 c に印加される間 E 波形を示す。フレーム期間 tp の最初の書tp

なお本実施例を実現するための回路図は、先に 第1の実施例で示した第4図の回路構成と基本的 には何ら変わる事がないため省略する。

第7回に、本発明の群3の実施例を散明するた

かの液晶多示パネルの构成を示す。先きに述べた 郎1、角2の実施例では、分割された個々のマト リクスは、多爪度1の単純マトリクスから構成さ れていたが、本実施例では、何関のマトリクス1 及びマトリクス2は、それぞれの本のス質機能と 2m本のY能振群から成る二乗マトリクスにより 似成されている。 第8回はマトリクス1化所取す る調器a、Dマトリクス2に貼する画素c、d0 慰動質圧波形を示したものである。マトリクス1 はフレーム期間の前半寸 trのみ影動され、後半 tr は休止し、逆にマトリクス2は前半寸 tr は休止し、後半支tp のみ斟動される。また谷マ、 トリクスは二項マトリクスとなつているためX電 極本設が、削述の単純マトリクスの 1/2 になつて おり、この効果によるデューティ比の向上が2倍、 さらに本発明によるデューティ比の向上が2倍あ り合計4倍のデューティ比の向上が昇現される。 本実施例の長所は、単に4重マトリクス法に依る よりも、明らかに表示有効面積比が大きくとれて、 コントラストがより良好になる事である。本実施

例の如く、従来の多重マトリクス法に本発明を適用する事により従来多重マトリクス法の欠点であった表示有効面積比の減少によるコントラスト低下を大幅に改善する効果が得られる。

本実施例を実現する回路は、第1の実施例で述べた第4図の回路のマトリクス1及び2の駆助回路を単化、従来より用いられている二重マトリクス用のものと置き換えるだけで、第4図と何ら基本的に異る事はないので新たに説明はしない。

以上述べた如く本発明は投示パネルを分割し、各分割マトリクスを1フレーム期間の所要の期間のみ駆動し、他の期間は設示面素には圧が印加たの向上が計れるので、コントラストの良い面で像がまたない。また本発明に依れば表示パネルの表示部内の電極線は従来法に比べて大幅に少ないのをの表示が対してより良好なコントラストが得られると共に、パネル製造に於いて歩留りが良く安価に製造可能となる。さらにまた、本発明の駆動

方法はリアルタイム表示であるので、フレームメモリー等のデータ変換回路が不要で、小型で安価なマトリクス表示装置が製作可能となる。さらにまた、本発明を従来の多重マトリクス法に適用すれば、表示有効面積を犠牲にする事なく大幅なデューティ比向上が計れる。

なお本発明を液晶表示パネルの実施例で説明したが、本発明は液晶表示に限らず他の表示パネル にも適用し得るものである。

4. 図面の簡単な説明

る。第3図、6図、8図に於いて

tr …… ラレーム期間

v₁ (-v₁) … … 選択時に表示素子に印加され る単任

Va (-Va) … 非選択時に表示素子に印加される電圧。

第4図に於いて

1…… マトリクス1のY質極彫動回路

2 ······ マトリクス1のX電極駆動回路

3 …… マトリクス2のX電極彫動回路

4 ··· ・・ マトリクス2のY電機励動回路

6 … … マトリクス1 表示禁止信号

7 …… X覧極走査開始信号が印加される端子

8 …… IT板を査信号が印加される端子

10…… マトリクス 1 からの走査終了信号

11…… インパーター

12…… マトリクス2 設示禁止信号

である。















